高级/首席工程师,FE OCT CPEE 光刻量测

Micron前往公司网站申请

薪资

公司未注明

工作时间

全职工作时间

地点

SingaporeFab 10A, Singapore

前往公司网站申请

How well do you match? See it now →

Free with a WorkJio account: we compare your profile with this job and show what you already meet.

Share with a friend

开始日期: 未注明
工作方式: 现场工作
经验要求: 经验丰富

职位简介

此职位负责领导大批量生产的光刻量测,重点在套刻量测,涵盖良率、质量、生产力和成本改善。您将担任各晶圆厂复杂光刻量测问题的技术权威,推动供应商路线图和互动,并与内部伙伴和供应商紧密合作。此职位适合经验丰富的半导体光刻工程师,能够在跨职能团队中主导问题解决,并与全球团队合作。

您将负责

领导 HVM 光刻和套刻量测的良率、质量、生产力和成本改善计划
通过数据驱动的根本原因分析,解决复杂的光刻和套刻量测问题
为 HVM 和 NPI 制定最佳已知方法 (Best Known Methods),并在各晶圆厂部署光刻和套刻量测的最佳已知方法
作为跨晶圆厂、复杂光刻和套刻量测客户问题的技术联系人
推动 MOR–POR 差距缩小,并与内部团队和供应商实现跨晶圆厂和跨节点对齐
影响关键供应商,并在评审、研讨会和治理论坛中代表 OCT
将 AI 辅助工具和洞察融入日常工作,以提升效率、质量或成效
通过识别、测试和分享 AI 赋能的改进,为持续改善做出贡献
运用数字素养和与职位相称的 AI 素养,负责任地使用 AI 赋能工具进行研究、分析、内容创作、问题解决和运营任务

须知

Know someone for this? Share it

WhatsApp Telegram Facebook LinkedIn

职位要求

电气工程、物理、材料科学、化学工程或相关领域的学士/硕士/博士学位
5 年以上(高级)或 8 年以上(首席)在 NPI/HVM 制造中的半导体光刻经验
在光刻/套刻量测工程方面有扎实的实操经验,涵盖良率、质量、生产力和成本改善
具备解决套刻、CDU、量测、掩膜版修正、MMM、destack 和良率匹配相关挑战的实战经验
具备在设备、节点或晶圆厂之间制定和部署最佳已知方法的经验
能够作为阻塞性问题的技术联系人,并主导跨职能问题解决

Jio can write this application for you

Jio reads this job and your profile, then writes a short letter in your words. You read it, change anything, and send it yourself. Nothing is sent until you say so.

在公司网站申请

您将离开 WorkJio。申请工作永远无需付费，也不要提供 Singpass 密码、验证码或银行登录资料。

打开申请页面

高级/首席工程师,FE OCT CPEE 光刻量测

职位简介

您将负责

须知

职位要求

类似的职位

Principal AI Engineer

Lead IAM Emerging Identity Security

Research Engineer/Associate, ARL

Senior Research Engineer II, Technology Centre for Offshore and Marine, Singapore

Lead Front-End Engineer 100% - Singapore (f/m/d)

Lead Software Engineer in Test